LVDS 解码电路的功能是将高速传输的串行低压差分信号（LVDS）数据流转换为 10 位的并行 LVCMOS/LVTTL 数据和时钟信和时钟信号，LVDS 编解码器通常都是成对使用。解码器能够接收来自于 PCB 线或者双绞线分别以450MHz 和 600MHz 高速传输的串行数据。Maxim 公司的解码器芯片结合了频率锁、位锁和帧锁，以生成并行转换率时钟和 10 位字排列数据。LVDS 解码电路如图 3.10 所示

图 3.10 LVDS 解码电路

外部晶振给 LVDS 解码器提供 24MHz 的时钟信号，解码器的最大解码率为450MHz,解码器的解码率不低于编码器的编码率，满足系统传输方案的要求。LVDS 的输出端输出 8 位并行的视频数字同步信号和时钟信号至图像处理模块， 其结构图如图 3.11 所示。至此，图像传输模块硬件设计完成。

图 3.11  图像传输模块末端