本系统的数据传输模式是点对点模式，由图像获取模块的微型摄像模组获取待检活体视频图像信号传送到图像处理模块，因此，采用 LVDS 技术的点对点拓扑结构，如图 3.6 所示。

图 3.8 LVDS 编码电路

本系统的 CMOS 图像传感器输出的是 30fps、分辨率为1280 ´1024 和 8 位的并行数字视频图像信号，视频图像信号有同步信号 VSYNC、HREF，像素时钟信号 PCLK 和视频信号 D[0:9]，将同步信号、像素信号以及高 8 位视频信号输入到 LVDS 编码芯片，编码生成 LVDS 串行信号，图像传输模块的前端如图3.7 所示。

图 3.8 LVDS 编码电路

本文应用Maxim 公司生产的 10 位串行器/编码器 MAX9205 和并行器/解码器 MAX9206 实现对传输信号的串并转换。

LVDS 编码器将 10 位的并行 LVCMOS/LVTTL 信号转换为串行总线低压差分信号数据流，编码器的经典应用一般都要配合解码器，解码电路将在后续章节介绍。本系统使用的 LVDS 编码器能够转换串行数据以高达 400Mbps 和660Mbps 分别在 PCB 铜质导线和双绞线上传输。编码器无需外围部件和控制信号，为了使编码器工作在数据传输模式，两个 SYNC  引脚要设置为低电平，PWRND 和 EN 必须设置为高电平。芯片的系统时钟为 16MHz－40MHz，如果TCLK=40MHz,那么串行率为 480MHz，大于 CMOS 传感器的视频数据宽度，满足系统设计要求，LVDS 编码电路如图 3.8 所示。

图 3.8 LVDS 编码电路

CMOS 图像传感器的同步信号和并行视频图像信号按照从高位到地位一次连接至编码芯片的输入引脚 IN[9:0],像素时钟为图像传感器 PCLK 引脚连接到编码芯片的系统时钟 TCLK 引脚，像素时钟为编码器的系统时钟，编码器的数据高串行率是实现 LVDS 信号高速传输的基础,LVDS 信号经过双绞线传送到解码器解码，然后传送到图像处理模块。LVDS 编解码电路实物图如图 3.9 所示

图 3.9 LVDS 编解码电路实物图